Transistor efek medan sirip (Inggris: Fin field-effect transistor, FinFET) adalah perangkat multi-gerbang, MOSFET (transistor efek medan semikonduktor oksida logam) yang dibangun di atas substrat di mana gerbang ditempatkan pada dua, tiga, atau empat sisi saluran atau dililitkan saluran, membentuk struktur gerbang ganda atau bahkan multi-gerbang. Perangkat ini diberi nama generik "FinFET" karena daerah sumber/kuras membentuk sirip pada permukaan silikon. Perangkat FinFET memiliki waktu pengalihan yang jauh lebih cepat dan kerapatan arus yang lebih tinggi daripada teknologi planar CMOS (semikonduktor oksida logam komplementer).

FinFET adalah jenis transistor non-planar, atau transistor "3D".^[1] Ini adalah dasar untuk fabrikasi perangkat semikonduktor nanoelektronik modern. Mikrochip yang menggunakan gerbang FinFET pertama kali dikomersialkan pada paruh pertama tahun 2010-an, dan menjadi desain gerbang yang dominan pada simpul proses 14 nm, 10 nm, dan 7 nm.

Hal ini umum untuk transistor FinFET tunggal berisi beberapa sirip, diatur berdampingan dan semua ditutupi oleh gerbang yang sama, yang bertindak secara elektrik sebagai satu, untuk meningkatkan kekuatan dan kinerja penggerak.^[2]

Setelah MOSFET pertama kali ditunjukkan oleh Mohamed Atalla dan Dawon Kahng dari Bell Labs pada tahun 1960,^[3] konsep transistor film tipis gerbang ganda (TFT) diusulkan oleh H.R. Farrah (Bendix Corporation) dan R.F. Steinberg pada tahun 1967.^[4] Sebuah MOSFET gerbang ganda kemudian diusulkan oleh Toshihiro Sekigawa dari Electrotechnical Laboratory (ETL) dalam paten 1980 yang menggambarkan transistor XMOS planar.^[5] Sekigawa membuat transistor XMOS dengan Yutaka Hayashi di ETL pada tahun 1984. Mereka menunjukkan bahwa efek saluran pendek dapat dikurangi secara signifikan dengan mengapit perangkat silikon pada isolator (silicon-on-insulator, SOI) yang sepenuhnya habis di antara dua elektroda gerbang yang terhubung bersama.^[6][7]

Jenis transistor FinFET pertama disebut transistor "Depleted Lean-channel Transistor" (Transistor saluran ramping yang habis) atau "DELTA", yang pertama kali dibuat di Jepang oleh Digh Hisamoto, Toru Kaga, Yoshifumi Kawamoto dan Eiji Takeda dari Hitachi Central Research Laboratory pada tahun 1989.^[6][8][9] Gerbang transistor dapat menutupi dan secara elektrik menghubung sirip saluran semikonduktor di bagian atas dan samping atau hanya di bagian samping. Yang pertama disebut transistor tri-gerbang dan yang terakhir disebut transistor gerbang ganda. Transistor gerbang ganda secara opsional dapat memiliki setiap sisi yang terhubung ke dua terminal atau kontak yang berbeda. Varian ini disebut transistor pisah. Hal ini memungkinkan kendali yang lebih halus dari operasi transistor.

Insinyur Indonesia Effendi Leobandung, saat bekerja di Universitas Minnesota, menerbitkan makalah bersama Stephen Y. Chou pada Konferensi Penelitian Perangkat ke-54 pada tahun 1996 yang menguraikan manfaat pemotongan transistor CMOS lebar menjadi banyak saluran dengan lebar sempit untuk meningkatkan penskalaan perangkat dan meningkatan arus perangkat dengan meningkatkan lebar perangkat efektif.^[10] Struktur inilah tampilan FinFET modern. Meskipun beberapa lebar perangkat dikorbankan dengan memotongnya menjadi lebar yang sempit, konduksi dari dinding samping sirip sempit lebih dari menebus hilangnya, untuk sirip tinggi.^[11] Perangkat ini memiliki lebar saluran 35 nm dan panjang saluran 70 nm.^[10]

Potensi penelitian Digh Hisamoto tentang transistor DELTA menarik perhatian Defense Advanced Research Projects Agency (DARPA), yang pada tahun 1997 memberikan kontrak kepada kelompok riset di UC Berkeley untuk mengembangkan transistor sub-mikron dalam berdasarkan teknologi DELTA.^[12] Grup ini dipimpin oleh Hisamoto bersama dengan Chenming Hu dari TSMC. Tim ini membuat terobosan berikut antara tahun 1998 dan 2004.^[13]

• 1998 – FinFET saluran N (17 nm) – Digh Hisamoto, Chenming Hu, Tsu-Jae King Liu, Jeffrey Bokor, Wen-Chin Lee, Jakub Kedzierski, Erik Anderson, Hideki Takeuchi, Kazuya Asano^[14]
• 1999 – FinFET saluran P (sub-50 nm) – Digh Hisamoto, Chenming Hu, Xuejue Huang, Wen-Chin Lee, Charles Kuo, Leland Chang, Jakub Kedzierski, Erik Anderson, Hideki Takeuchi^[15]
• 2001 – FinFET 15 nm – Chenming Hu, Yang-Kyu Choi, Nick Lindert, P. Xuan, S. Tang, D. Ha, Erik Anderson, Tsu-Jae King Liu, Jeffrey Bokor^[16]
• 2002 – FinFET 10 nm – Shibly Ahmed, Scott Bell, Cyrus Tabery, Jeffrey Bokor, David Kyser, Chenming Hu, Tsu-Jae King Liu, Bin Yu, Leland Chang^[17]
• 2004 – FinFET gerbang logam/tinggi-κ – D. Ha, Hideki Takeuchi, Yang-Kyu Choi, Tsu-Jae King Liu, W. Bai, D.-L. Kwong, A. Agarwal, M. Ameen

Mereka menciptakan istilah "FinFET" (transistor efek medan sirip) dalam makalah Desember 2000,^[18] yang digunakan untuk menggambarkan transistor gerbang ganda non-planar yang dibangun di atas substrat SOI.^[19]

Pada tahun 2006, tim peneliti Korea dari Korea Advanced Institute of Science and Technology (KAIST) dan National Nano Fab Center mengembangkan transistor 3 nm, perangkat nanoelektronik terkecil di dunia, berdasarkan teknologi FinFET gerbang sekeliling (gate-all-around, GAA).^[20][21] Pada tahun 2011, peneliti Universitas Rice Masoud Rostami dan Kartik Mohanram mendemonstrasikan bahwa FinFET dapat memiliki dua gerbang elektrik independen, yang memberikan fleksibilitas lebih kepada perancang sirkuit untuk merancang dengan gerbang berdaya rendah yang efisien.^[22]

Pada tahun 2020, Chenming Hu menerima penghargaan IEEE Medal of Honor untuk pengembangan FinFET, yang dikreditkan oleh Institute of Electrical and Electronics Engineers (IEEE) dengan membawa transistor ke dimensi ketiga dan memperluas hukum Moore.^[23]

Transistor 25 nanometer pertama di industri yang beroperasi hanya pada 0,7 volt didemonstrasikan pada Desember 2002 oleh TSMC. Desain "Omega FinFET", dinamai berdasarkan kesamaan antara huruf Yunani "Omega" dan bentuk di mana gerbang membungkus struktur sumber/kuras, memiliki jeda gerbang hanya 0,39 pikodetik (picosecond, ps) untuk transistor tipe N dan 0,88 ps untuk transistor tipe P.

Pada tahun 2004, Samsung mendemonstrasikan desain "Bulk FinFET" (FinFET Massal), yang memungkinkan untuk memproduksi perangkat FinFET secara massal. Mereka mendemonstrasikan memori akses acak dinamis (DRAM) yang diproduksi dengan proses Bulk FinFET 90 nm.^[13]

Pada tahun 2011, Intel mendemonstrasikan transistor tri-gerbang, di mana gerbang mengelilingi saluran di tiga sisi, memungkinkan peningkatan efisiensi energi dan penundaan gerbang yang lebih rendah, dan dengan demikian kinerja yang lebih besar dibandingkan transistor planar.^[24][25][26]

Chip yang diproduksi secara komersial pada 22 nm kebawah umumnya telah menggunakan desain gerbang FinFET (tetapi proses planar memang ada hingga 18 nm, dengan 12 nm dalam pengembangan). Varian tri-gerbang Intel diumumkan pada 22 nm pada tahun 2011 untuk mikroarsitektur Ivy Bridge.^[27] Perangkat tersebut dikirimkan mulai tahun 2012 dan seterusnya. Mulai tahun 2014 dan seterusnya, pengecor silikon besar (TSMC, Samsung, GlobalFoundries) menggunakan desain FinFET pada 14 nm (atau 16 nm).

Pada tahun 2013, SK Hynix memulai produksi massal komersial proses 16 nm,^[28] TSMC memulai produksi proses FinFET 16 nm,^[29] dan Samsung Electronics memulai produksi proses 10 nm.^[30] TSMC memulai produksi proses 7 nm pada tahun 2017,^[31] dan Samsung memulai produksi proses 5 nm pada tahun 2018.^[32] Pada tahun 2019, Samsung mengumumkan rencana untuk produksi komersial proses GAAFET 3 nm pada tahun 2021.^[33]

Produksi komersial memori semikonduktor FinFET nanoelektronik dimulai pada 2010-an. Pada tahun 2013, SK Hynix memulai produksi massal memori kilat NAND 16 nm,^[28] dan Samsung Electronics memulai produksi memori kilat NAND sel multi-tingkat (multi-level cell, MLC) 10 nm.^[30] Pada tahun 2017, TSMC memulai produksi memori SRAM menggunakan proses 7 nm.^[31]

1. ^ "What is Finfet?". www.computerhope.com (dalam bahasa Inggris). Diarsipkan dari versi asli tanggal 2019-07-04. Diakses tanggal 2022-06-28. 
2. ^ Shimpi, Anand Lal. "Intel Announces first 22nm 3D Tri-Gate Transistors, Shipping in 2H 2011". www.anandtech.com. Diarsipkan dari versi asli tanggal 2023-06-12. Diakses tanggal 2022-06-28. 
3. ^ "1960: Metal Oxide Semiconductor (MOS) Transistor Demonstrated". Diarsipkan dari versi asli tanggal 2019-10-27. Diakses tanggal 2022-06-28. 
4. ^ Farrah, H.R.; Steinberg, R.F. (1967-02). "Analysis of double-gate thin-film transistor". IEEE Transactions on Electron Devices. 14 (2): 69–74. doi:10.1109/T-ED.1967.15901. ISSN 0018-9383. Diarsipkan dari versi asli tanggal 2023-06-08. Diakses tanggal 2022-06-28.  Periksa nilai tanggal di: |date= (bantuan)
5. ^ Koike, H.; Nakagawa, T.; Sekigawa, T.; Suzuki, E.; Tsutsumi, T. (2003). "Primary Consideration on Compact Modeling of DG MOSFETs with Four-terminal Operation Mode". undefined (dalam bahasa Inggris). Diarsipkan dari versi asli tanggal 2022-07-09. Diakses tanggal 2022-06-28. 
6. ^ ^{a b} FinFETs and other multi-gate transistors. Jean-Pierre Colinge. New York: Springer. 2007. ISBN 978-0-387-71752-4. OCLC 209983462. 
7. ^ Sekigawa, T.; Hayashi, Y. (1984-08). "Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate". Solid-State Electronics (dalam bahasa Inggris). 27 (8-9): 827–828. doi:10.1016/0038-1101(84)90036-4. Diarsipkan dari versi asli tanggal 2023-05-03. Diakses tanggal 2022-06-28.  Periksa nilai tanggal di: |date= (bantuan)
8. ^ Hisamoto, D.; Kaga, T.; Kawamoto, Y.; Takeda, E. (1989). "A fully depleted lean-channel transistor (DELTA)-a novel vertical ultra thin SOI MOSFET". International Technical Digest on Electron Devices Meeting. Washington, DC, USA: IEEE: 833–836. doi:10.1109/IEDM.1989.74182. Diarsipkan dari versi asli tanggal 2023-03-07. Diakses tanggal 2022-06-28. 
9. ^ "Current IEEE Corporate Award Recipients". IEEE Awards (dalam bahasa Inggris). Diarsipkan dari versi asli tanggal 2020-12-25. Diakses tanggal 2022-06-28. 
10. ^ ^{a b} Leobandung, E.; Chou, S.Y. (1996). "Reduction of short channel effects in SOI MOSFETs with 35 nm channel width and 70 nm channel length". 1996 54th Annual Device Research Conference Digest. Santa Barbara, CA, USA: IEEE: 110–111. doi:10.1109/DRC.1996.546334. ISBN 978-0-7803-3358-1. Diarsipkan dari versi asli tanggal 2022-06-29. Diakses tanggal 2022-06-28. 
11. ^ Leobandung, Effendi (June 1996). Nanoscale MOSFETs and single charge transistors on SOI. Minneapolis, MN: U of Minnesota, Ph.D. Thesis. p. 72.
12. ^ "The Breakthrough Advantage for FPGAs with Tri-Gate Technology" (PDF). Diarsipkan (PDF) dari versi asli tanggal 2019-10-17. Diakses tanggal 2022-06-28. 
13. ^ ^{a b} "FinFET: History, Fundamentals and Future". Diarsipkan dari versi asli tanggal 2016-05-28. 
14. ^ Hisamoto, D.; Wen-Chin Lee; Kedzierski, J.; Anderson, E.; Takeuchi, H.; Asano, K.; Tsu-Jae King; Bokor, J.; Chenming Hu (1998). "A folded-channel MOSFET for deep-sub-tenth micron era". International Electron Devices Meeting 1998. Technical Digest (Cat. No.98CH36217). San Francisco, CA, USA: IEEE: 1032–1034. doi:10.1109/IEDM.1998.746531. ISBN 978-0-7803-4774-8. Diarsipkan dari versi asli tanggal 2023-03-07. Diakses tanggal 2022-06-28. 
15. ^ Xuejue Huang; Wen-Chin Lee; Charles Kuo; Hisamoto, D.; Leland Chang; Kedzierski, J.; Anderson, E.; Takeuchi, H.; Yang-Kyu Choi (1999). "Sub 50-nm FinFET: PMOS". International Electron Devices Meeting 1999. Technical Digest (Cat. No.99CH36318). Washington, DC, USA: IEEE: 67–70. doi:10.1109/IEDM.1999.823848. ISBN 978-0-7803-5410-4. Diarsipkan dari versi asli tanggal 2023-06-24. Diakses tanggal 2022-06-28. 
16. ^ Yang-Kyu Choi; Lindert, N.; Peiqi Xuan; Tang, S.; Daewon Ha; Anderson, E.; Tsu-Jae King; Bokor, J.; Chenming Hu (2001). "Sub-20 nm CMOS FinFET technologies". International Electron Devices Meeting. Technical Digest (Cat. No.01CH37224). Washington, DC, USA: IEEE: 19.1.1–19.1.4. doi:10.1109/IEDM.2001.979526. ISBN 978-0-7803-7050-0. Diarsipkan dari versi asli tanggal 2023-06-11. Diakses tanggal 2022-06-28. 
17. ^ Bin Yu; Leland Chang; Ahmed, S.; Haihong Wang; Bell, S.; Chih-Yuh Yang; Tabery, C.; Chau Ho; Qi Xiang (2002). "FinFET scaling to 10 nm gate length". Digest. International Electron Devices Meeting,. San Francisco, CA, USA: IEEE: 251–254. doi:10.1109/IEDM.2002.1175825. ISBN 978-0-7803-7462-1. Diarsipkan dari versi asli tanggal 2023-05-30. Diakses tanggal 2022-06-28. 
18. ^ Chenming Hu; Bokor, J.; Tsu-Jae King; Anderson, E.; Kuo, C.; Asano, K.; Takeuchi, H.; Kedzierski, J.; Wen-Chin Lee (Dec./2000). "FinFET-a self-aligned double-gate MOSFET scalable to 20 nm". IEEE Transactions on Electron Devices. 47 (12): 2320–2325. doi:10.1109/16.887014. Diarsipkan dari versi asli tanggal 2023-05-30. Diakses tanggal 2022-06-28.  Periksa nilai tanggal di: |date= (bantuan)
19. ^ Xuejue Huang; Wen-Chin Lee; Kuo, C.; Hisamoto, D.; Leland Chang; Kedzierski, J.; Anderson, E.; Takeuchi, H.; Yang-Kyu Choi (2001-05). "Sub-50 nm P-channel FinFET". IEEE Transactions on Electron Devices. 48 (5): 880–886. doi:10.1109/16.918235. Diarsipkan dari versi asli tanggal 2022-11-12. Diakses tanggal 2022-06-28.  Periksa nilai tanggal di: |date= (bantuan)
20. ^ "Still Room at the Bottom.(nanometer transistor developed by Yang-kyu Choi from the Korea Advanced Institute of Science and Technology )". Diarsipkan dari versi asli tanggal 2012-11-06. 
21. ^ Lee, H.; Yu, L.-E.; Ryu, S.-W.; Han, J.-W.; Jeon, K.; Jang, D.-Y.; Kim, K.-H.; Lee, J.; Kim, J.-H. (2006). "Sub-5nm All-Around Gate FinFET for Ultimate Scaling". 2006 Symposium on VLSI Technology, 2006. Digest of Technical Papers. Honolulu, HI, USA: IEEE: 58–59. doi:10.1109/VLSIT.2006.1705215. ISBN 978-1-4244-0005-8. Diarsipkan dari versi asli tanggal 2023-05-31. Diakses tanggal 2022-06-28. 
22. ^ Rostami, M; Mohanram, K (2011-03). "Dual-$V_{th}$ Independent-Gate FinFETs for Low Power Logic Circuits". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 30 (3): 337–349. doi:10.1109/TCAD.2010.2097310. ISSN 0278-0070.  Periksa nilai tanggal di: |date= (bantuan)
23. ^ "How the Father of FinFETs Helped Save Moore's Law". IEEE Spectrum (dalam bahasa Inggris). 2020-04-21. Diarsipkan dari versi asli tanggal 2023-03-22. Diakses tanggal 2022-06-28. 
24. ^ "Intel's Revolutionary 22 nm Transistor Technology" (PDF). Diarsipkan (PDF) dari versi asli tanggal 2013-01-30. Diakses tanggal 2022-06-28. 
25. ^ published, Dan Grabham (2011-05-06). "Intel's Tri-Gate transistors: everything you need to know". TechRadar (dalam bahasa Inggris). Diarsipkan dari versi asli tanggal 2018-04-19. Diakses tanggal 2022-06-28. 
26. ^ Bohr, Mark T.; Young, Ian A. (2017-11). "CMOS Scaling Trends and Beyond". IEEE Micro. 37 (6): 20–29. doi:10.1109/MM.2017.4241347. ISSN 0272-1732. Diarsipkan dari versi asli tanggal 2022-12-25. Diakses tanggal 2022-06-28.  Periksa nilai tanggal di: |date= (bantuan)
27. ^ "Intel 22nm 3-D Tri-Gate Transistor Technology". Intel Newsroom (dalam bahasa Inggris). Diarsipkan dari versi asli tanggal 2023-02-09. Diakses tanggal 2022-06-28. 
28. ^ ^{a b} "History: 2010s". Diarsipkan dari versi asli tanggal 2021-05-17. Diakses tanggal 2022-06-28. 
29. ^ "16/12nm Technology - Taiwan Semiconductor Manufacturing Company Limited". www.tsmc.com (dalam bahasa Inggris). Diarsipkan dari versi asli tanggal 2023-02-01. Diakses tanggal 2022-06-28. 
30. ^ ^{a b} "Samsung Mass Producing 128Gb 3-bit MLC NAND Flash". Diarsipkan dari versi asli tanggal 2019-06-21. Diakses tanggal 2022-06-28. 
31. ^ ^{a b} "7nm Technology - Taiwan Semiconductor Manufacturing Company Limited". www.tsmc.com (dalam bahasa Inggris). Diarsipkan dari versi asli tanggal 2023-03-22. Diakses tanggal 2022-06-28. 
32. ^ Shilov, Anton. "Samsung Completes Development of 5nm EUV Process Technology". www.anandtech.com. Diarsipkan dari versi asli tanggal 2019-04-20. Diakses tanggal 2022-06-28. 
33. ^ published, Lucian Armasu (2019-01-11). "Samsung Plans Mass Production of 3nm GAAFET Chips in 2021". Tom's Hardware (dalam bahasa Inggris). Diarsipkan dari versi asli tanggal 2022-09-15. Diakses tanggal 2022-06-28.