|
ARM Cortex-X1
ARM Cortex-X1是一個基於ARMv8.2-A64位指令集架構設計的中央處理器以及ARM內核。由安謀控股旗下奧斯汀設計中心的奧斯汀團隊設計，而且是ARM Cortex-X 定制 (CXC) 計劃的一部分[1][2]。 設計ARM Cortex-X1設計基於ARM Cortex-A78，但經過重新設計，因爲只是為了提高性能，因此沒有考慮到性能、功耗和面積 (PPA) 的平衡。ARM表示，ARM Cortex-X1提供比ARM Cortex-A77的整數性能提高 30%和機器學習性能提高100%[3][4][5][6]。 ARM Cortex-X1擁有5條超純量亂序執行解碼流水線並包含3K macro-OP（MOPs）緩存。X1每個週期可以獲取5條指令和8Mops，並且每個週期可以重命名和調度8Mops和16µops（Micro-operation）。亂序執行窗口大小為224位，後端有15個執行端，流水線深度為13個階段，執行延遲（execution latencies）為10個階段，X1還具有4x128b SIMD單元[7][8][9][10]。 ARM Cortex-X1支持DynamIQ技術，與ARM Cortex-A78和ARM Cortex-A55結合使用時，可用作高性能大核[11][12]。 與ARM Cortex-A78的架構變化
對外授權ARM Cortex-X1可作為半導體IP核授權給被許可方（例如高通和聯發科），其設計使其適合與其他IP內核（例如 GPU、數位訊號處理器（DSP）、顯示控制器）集成到一個片上系統（SoC）中。 上市產品參考文獻
|
Index:
pl ar de en es fr it arz nl ja pt ceb sv uk vi war zh ru af ast az bg zh-min-nan bn be ca cs cy da et el eo eu fa gl ko hi hr id he ka la lv lt hu mk ms min no nn ce uz kk ro simple sk sl sr sh fi ta tt th tg azb tr ur zh-yue hy my ace als am an hyw ban bjn map-bms ba be-tarask bcl bpy bar bs br cv nv eml hif fo fy ga gd gu hak ha hsb io ig ilo ia ie os is jv kn ht ku ckb ky mrj lb lij li lmo mai mg ml zh-classical mr xmf mzn cdo mn nap new ne frr oc mhr or as pa pnb ps pms nds crh qu sa sah sco sq scn si sd szl su sw tl shn te bug vec vo wa wuu yi yo diq bat-smg zu lad kbd ang smn ab roa-rup frp arc gn av ay bh bi bo bxr cbk-zam co za dag ary se pdc dv dsb myv ext fur gv gag inh ki glk gan guw xal haw rw kbp pam csb kw km kv koi kg gom ks gcr lo lbe ltg lez nia ln jbo lg mt mi tw mwl mdf mnw nqo fj nah na nds-nl nrm nov om pi pag pap pfl pcd krc kaa ksh rm rue sm sat sc trv stq nso sn cu so srn kab roa-tara tet tpi to chr tum tk tyv udm ug vep fiu-vro vls wo xh zea ty ak bm ch ny ee ff got iu ik kl mad cr pih ami pwn pnt dz rmy rn sg st tn ss ti din chy ts kcg ve
Portal di Ensiklopedia Dunia
