|
Icarus Verilog
Icarus Verilog — компілятор мови опису апаратури Verilog, призначений для симуляції та веріфікації. Програма має можливість підключення модулів розширення симуляції та кодогенерації[3]. Симуляція виконується віртуальною машиною. Результати симуляції записуються у стандартному форматі VCD[en] (англ. Value Change Dump — дамп зміни значень), для перегляду результатів симуляції у вигляді графіків сигналів необхідна відповідна програма, наприклад, GTKWave. Програма є вільною й розповсюджується під ліцензією GPL, частина файлів коду програми має ліцензію MIT[4] Icarus Verilog працює в операційних системах GNU/Linux, Windows, FreeBSD, Mac OS X та OpenSolaris. ІсторіяАвтором програми є Стефан Вільямс (англ. Stephen Williams), який почав працювати над програмою в 1998 році. У інтерв'ю журналу Linux Journal він відповів на запитання щодо віку проекту[5]:
Програма розвивається у відповідності з принципом відкритого програмного забезпечення, у розробці беруть участь всі, хто хоче і може приєднатися до проекту[6]. Навіть логотип Icarus Verilog було зроблено та включено до проекту у відповідності з цим принципом[5]:
Підтримка стандартівСтабільна версія 0.9.7[1] підтримує такі стандарти мови Verilog (рівень підтримки можна вибрати ключами компілятора iverilog[7]):
За умовчанням використовується версія 2005-го року. Нестабільна версія 0.10.0 на додаток до перерахованого підтримує мову SystemVerilog[9]:
Підтримка стандарту SystemVerilog в процесі розробки, у версії 0.10.0 підтримується лише мала частина можливостей[11]. Для підключення модулів розширення симуляції використовується інтерфейс VPI (англ. Verilog Procedural Interface — інтерфейс процедур Verilog). Модулі мають бути написані на мові C або C++ з використанням інтерфейсу PLI (англ. Programming Language Interface — інтерфейс мов програмування). Обидва інтерфейси описано в стандарті IEEE 1364. Склад пакетаПакет Icarus Verilog складається з таких основних програм:
Також до пакета входить набір програм конвертації форматів vcd2fst, vcd2lxt, vcd2lxt2, vcd2vzt, vzt2vcd, vztminer, lxt2miner та lxt2vcd. ВикористанняВсі програми пакета Icarus Verilog викликаються з командного рядка, режим роботи програм задається ключами[7][12]. В найпростішому варіанті використання в командному рядку компілятора iverilog перераховують лише файли текстів на мові Verilog, наприклад: iverilog tb.v shiftreg.v Компліятор згенерує файл програми моделювання з іменем за умовчанням vvp a.out Файл #! /usr/bin/vvp
:ivl_version "0.9.2 " "(v0_9_2)";
:vpi_time_precision + 0;
:vpi_module "system";
Тому в Лінукс для запуску симуляції достатньо викликати файл ./a.out Для спрощення роботи можна створити командний файл або make-файл, в якому записано часто виконувані дії. Приклад простого проектуЯк приклад розглянемо симуляцію 5-розрядного регістру зсуву, в якому циркулюють два одиничних біти: module shiftreg (
input wire clk,
output reg [4:0] q
);
always @(posedge clk) q <= {q[3:0], q[2:1]==0};
endmodule
Регістр не має входу скидання в початковий стан і повинен сам виходити на потрібний режим з будь-якого початкового стану. Тому кореневий файл проекту тестування — випробувальний стенд — крім генерації тактового сигналу містить команди примусового занесення деяких неприпустимих комбінацій у регістр module tb;
reg clk;
wire [4:0] q;
/* Екземпляр модуля shiftreg для тестування */
shiftreg DUT(clk, q);
/* Період тактового сигналу - 10 умовних одиниць часу */
always #5 clk = ~clk;
initial
begin
clk = 1;
@(negedge clk);
/* заносимо неприпустиму комбінацію 10101 */
DUT.q = 5'h15;
repeat(10) @(negedge clk);
/* заносимо неприпустиму комбінацію 01111 */
DUT.q = 5'h0F;
repeat(10) @(negedge clk);
$finish;
end
/* Виводимо на друк (умовний) час та виходи регістра */
initial $monitor("%4d %b", $time, q);
endmodule
Викликаємо компілятор (ключ $ iverilog -o tb tb.v shiftreg.v $ ./tb 0 xxxxx 5 10101 10 01010 20 10100 30 01000 40 10001 50 00011 60 00110 70 01100 80 11000 90 10001 100 00011 105 01111 110 11110 120 11100 130 11000 140 10001 150 00011 160 00110 170 01100 180 11000 190 10001 200 00011 У результаті симуляції видно, що рядках зі значенням часу 5 та 105 в регістр заносяться неприпустимі комбінації, але через деякий час (в рядках з часом 40 та 130) він виходить на режим, коли в ньому зсуваються дві одинички. Таким чином — переглядом виходу симулятора в консолі — можна лише нашвидкоруч перевірити прості рішення. Для перегляду діаграм у графічному вигляді слід у файлі випробувального стенду замінити рядок з  /* Виводимо всі внутрішні сигнали об’єкта DUT у vcd-файл */
initial
begin
$dumpfile("out.vcd");
$dumpvars(0,DUT);
end
У процесі симуляції буде створено файл Додаткові можливостіКомпілятор iverilog має ключ Вказавши іншу ціль, можна виконати такі дії: Перевірка синтаксисуЦіль Генерація VHDL-файлуЦіль iverilog -t vhdl -o shiftreg.vhdl shiftreg.v Цей виклик компілятора з файлом -- This VHDL was converted from Verilog using the
-- Icarus Verilog VHDL Code Generator 0.9.2 (v0_9_2)
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use std.textio.all;
-- Generated from Verilog module shiftreg (shiftreg.v:1)
entity shiftreg is
port (
clk : in std_logic;
q : out unsigned(4 downto 0)
);
end entity;
-- Generated from Verilog module shiftreg (shiftreg.v:1)
architecture FromVerilog of shiftreg is
signal q_Reg : unsigned(4 downto 0);
begin
q <= q_Reg;
-- Generated from always process in shiftreg (shiftreg.v:6)
process (clk) is
begin
if (rising_edge(clk)) then
q_Reg <= (q_Reg(0 + 3 downto 0) & (q_Reg(1 + 1 downto 1) = "00"));
end if;
end process;
end architecture;
Встановлення програмиВстановлення програми Icarus Verilog може бути виконане двома способами — встановлення готових виконуваних файлів та самостійне збирання з вихідних текстів. Встановлення двійкових файлівДля перерахованих вище операційних систем існують вже готові пакунки Icarus Verilog. Для Unix-подібних ОС як сам Icarus, так і необхідна для зручної роботи програма перегляду GTKWave присутні у сховищі програм цих систем. Збирання, тестування та оновлення пакунків проводить група підтримки відповідного дистрибутиву. Встановити програми можна, користуючись менеджером пакунків системи, наприклад, в Ubuntu можна скористатися графічним інтерфейсом до менеджера пакунків Synaptic або встановити необхідні програми з командного рядка командою: sudo apt-get install verilog gtkwave Для Windows підтримку збирання пакетів взяв на себе Pablo Bleyer Kocik. З його сайту можна завантажити інсталятори[13] стабільних версій програми й так званий development snapshot — результат компіляції «знімка» стану вихідних кодів програми на певну дату, який включає в себе найсвіжіші можливості програми, але може працювати нестабільно. До складу інсталяторів включено і Windows-версію програми GTKWave. Програми зібрано пакетом MinGW. Встановлення додаткових компонентів не потрібне. Компіляція з вихідного кодуIcarus Verilog є консольною програмою, написаною таким чином, щоб мінімально залежати від операційної системи. Проте, програму розраховано на оточення UNIX-подібних систем та відповідні бібліотеки. В операційній системі Windows для збирання пакета можна використати середовища MinGW та Cygwin. Вихідні коди можна отримати з репозиторію IcarusVerilog[14] на сайті GitHub. У керівництві зі встановлення[15] дано рекомендації щодо компіляції програми для Linux, Windows, FreeBSD, Mac OS X та OpenSolaris. Примітки
Посилання
|
||||||||||||||||||||||||||
Portal di Ensiklopedia Dunia
