|
Transport triggered architectureTransport triggered architecture (TTA) — вариант архитектуры микропроцессоров, в которой программы непосредственно управляют внутренними соединениями (шинами) между блоками процессора (например, АЛУ, Регистровый файл). Вычисления являются побочным эффектом передачи данных между блоками: запись данных на входной порт (triggering port) функционального устройства приводит к началу их обработки данным устройством. Благодаря модульной структуре, TTA-архитектура подходит для проектирования проблемно-ориентированных процессоров (ASIP), при этом TTA-процессоры получаются универсальнее и дешевле чем аппаратные ускорители для фиксированных функций. Обычно TTA-процессор имеет несколько транспортных шин и множество функциональных устройств (ФУ), подключенных к этим шинам. Обилие ФУ позволяет достичь параллелизма на уровне инструкций. Параллелизм статически определяется программистом. В этом отношении, а также из-за большой длины машинной инструкции, TTA-архитектуры напоминают архитектуры very long instruction word (VLIW) . Инструкция для TTA состоит из нескольких слотов, по слоту на каждую шину. Каждый слот определяет, как данные будут передаваться по данной шине. Столь полный контроль позволяет производить некоторые оптимизации, невозможные для классических архитектур. Например, возможна явная пересылка данных между разными ФУ без сохранения промежуточных данных в регистровом файле.
Преимущества по сравнению с VLIWTTA процессоры можно рассматривать как VLIW "с открытым путём данных". VLIW программируется с помощью операций, а TTA - с помощью перемещения данных из одного блока процессора в другой. Такая низкоуровневая модель программирования даёт некоторые преимущества по сравнению с VLIW. К примеру, TTA процессоры дают больше параллелизма, при этом обладая более простыми регистровыми файлами, чем VLIW. Так как передача операндов и результата вычислений управляется программистом, количество входных и выходных портов регистрового файла не должно масштабироваться в соответствии с наихудшим случаем параллельного выполнения нескольких инструкций.
СтруктураПроцессоры с архитектурой класса TTA состоят из нескольких независимых функциональных устройств и регистровых файлов, которые соединены транспортными шинами и сокетами. Функциональное устройствоКаждое функциональное устройство (ФУ) выполняет одну или более операцию. Возможна реализация как простейших арифметических операций (целочисленное сложение) так и сложных произвольных операций, специфичных для целевого приложения. Операнды передаются в ФУ через порты ФУ. Результат операции передается через выходной порт ФУ. В каждом ФУ может быть реализован независимый вычислительный конвейер. Доступ к памяти и взаимодействие с внешними устройствами обрабатывается специальными ФУ. ФУ для доступа к памяти часто называют load/store unit. Управляющее устройствоУправляющее устройство контролирует процесс исполнения программ. У него имеется доступ к памяти инструкций для получения следующих машинных команд. Также реализует команды перехода (jump). Обычно управляющее устройство конвейеризовано и выделены стадии: загрузки, декодирования, исполнения инструкций. Регистровые файлыРегистровые файлы (РФ) содержат массивы регистров общего назначения, в которых хранятся переменные программы. Подобно ФУ, РФ имеют входные и выходные порты. Количество входных и выходных портов (количество одновременно читаемых регистров из массива) может быть различным для разных РФ. Шины и сокетыСистема соединений состоит из транспортных шин, подключённых к портам функциональных устройств посредством сокетов. Обычно количество соединений между блоками стараются уменьшить. Но TTA архитектуры построены так, что есть путь между каждым выходом и каждым входом каждого блока.
ПрограммированиеПример операции сложения для гипотетического ТТА-процессора: r1 -> ALU.operand1
r2 -> ALU.add.trigger
ALU.result -> r3Задержки операцийОдин из основных принципов ТТА — упростить аппаратное обеспечение, усложнив программное. Это создаёт некоторые опасности для программиста. Одна из них - это видимая задержка при работе ФУ. Программист должен самостоятельно заботиться о том, чтобы результат вычислений не был прочитан ни слишком рано, ни слишком поздно. Нет какого-либо аппаратного обнаружения для остановки процессора, пока результат ещё не вычислен.
Реализации
ПримечанияСм. также
Ссылки
|
||||||||||||||||||||||||
Portal di Ensiklopedia Dunia
