R6000

R6000はMIPS II（英語版）命令セットアーキテクチャ (ISA) を実装したマイクロプロセッサ[1]のチップセットであり、ミップス社が開発し、1991年に発表した。チップセットは、マイクロプロセッサ（CPU） R6000、FPU R6010、システムバス・コントローラ R6020 で構成される。MIPS II ISA はR6000で初めて実装された。MIPS II ISA では、Interlocked load 機能が実装されたため、MIPS II アセンブラではload命令の後続にNOP命令を挿入する必要がなく、Branch likely 機能が実装されたため、SPARCのように分岐成立時にはディレイスロットの命令を実行する等の特徴がある[1]。

エミッタ結合論理 (ECL) で実装されている。1980年代中ごろから終盤にかけて、ハイエンドのマイクロプロセッサをECLなどの高速なロジックで実装することが流行した。TLBとキャッシュメモリの構成が他のMIPSアーキテクチャのマイクロプロセッサとは大きく異なる。

ミップス社はファブレス企業であるため、R6000の製造は Bipolar Integrated Technology（英語版）という半導体企業が行った。

R6000 は採用例が非常に少ない。コントロール・データ・コーポレーション (CDC) がハイエンドサーバの 4680-300 Series InfoServer で80MHzのR6000を採用している。また、ミップス社自身のサーバ RC6260 と RC6280 でも使っていた。

脚注

1. ^ QuantitativeApproach 1990, p. E-14.

参考文献

• "MIPS Chip Set Implements Full ECL CPU". (December 1989). Microprocessor Report. pp. 1, 14–19.
• Horowitz, M. et al. (1990). "A 3.5ns, 1 Watt, ECL register file". ISSCC Digest of Technical Papers, pp. 68–59, 267.
• Roberts, D.; Layman, T.; Taylor, G. (1990). "An ECL RISC microprocessor designed for two level cache". Compcon Spring '90 Digest of Technical Papers, pp. 228–231.
• Thorson, M. (January 1990). "ECL Bus Controller Hits 266 Mbytes/s". Microprocessor Report. pp. 12–13.
• A.Patterson, David; L.Hennessy, John (1990). Computer Archtecture A Quantitative Approach. Morgan Kaufmann Publishers. ISBN 1-55860-069-8