Penapis Digital Lolos Rendah adalah rangkaian elektronika digital yangberfungsi untuk melewatkan sinyal frekuensi yang berada dibawah ambangfrekuensi yang ditentukan. Rangkaian ini digunakan untuk menghilangkankomponen DC yang terdapat pada sinyal EEG. Picoblaze merupakan sebuahprosesor yang memiliki 3 buah core yang tertanam di dalam satu chip.Picoblaze merupakan mikrokontroler 8-bit yang didesain khusus untukdiimplementasikan pada FPGA Prosesor picoblaze dapat diimplementasikandalam sistem yang besar dan mempunyai fleksibilitas yang tinggi dalamdesaib berbasis FPGA. Perancangan Picoblaze yang dapat mengerjakanpengolahan sinyal EEG diperlukan untuk dapat mempermudah prosespengolahan berikutnya. Sinyal EEG dilewatkan pada port masukan picoblazeuntuk dianalisa sinyal hasil pada port keluaran picoblaze.. Hasil pengujianpada sistem FPGA Spartan 3 berjalan dengan baik dengan kebutuhan slicekurang dari 10 %.
| Published by | Universitas Gunadarma |
| Journal Name | Prosiding KOMMIT |
| Contact Phone | - |
| Contact Name | - |
| Contact Email | - |
| Location | Kota depok, Jawa barat INDONESIA |
| Website | kommit| https://ejournal.gunadarma.ac.id/index.php/kommit| |
| ISSN | ISSN : -, EISSN : -, DOI : -, |
| Core Subject | Education, |
| Meta Subject | Education, |
| Meta Desc | |
| Penulis | Saptono, Debyo , Hermita, Matrissya , Irawan, Benny |
| Publisher Article | Prosiding KOMMIT |
| Subtitle Article | Prosiding KOMMIT 2014 |
| Scholar Google | http://scholar.google.com/scholar?q=%2Bintitle%3A&… |
| View Article | https://ejournal.gunadarma.ac.… |
| DOI | |
| DOI Number | |
| Download Article [1] | https://ejournal.gunadarma.ac.id/index.p… |
| Download Article [2] |
Informasi yang terkait dengan IMPLEMENTASI PENAPIS DIGITAL LOLOS RENDAH UNTUK PENGOLAHAN SINYAL EEG DENGAN MENGGUNAKAN PRICOBLAZA FPGA
Riset implementasi Mahadata